MOS的本质是一个电容,因此,它的C-V特性是最重要的特性。
C-V特性
MOS中涉及的电容一般指的是小信号电容,即:
$$
C\equiv \frac{dQ_g}{dV_g}=- \frac{dQ_{sub}}{dV_g}
$$
在积累区,就类似于平行板电容器,电容值为$C_{\mathrm{ox}}$。
而在表面耗尽状态,出现了耗尽层,耗尽区电荷会随着电压的变化而变化,故存在耗尽区电容:
$$
C_{\mathrm{dep}}=\frac{\varepsilon_s}{W_{\mathrm{dep}}}
$$
此时电容为:
$$
\frac{1}{C}=\frac{1}{C_{\mathrm{ox}}}+\frac{1}{C_{\mathrm{dep}}}
$$
而当进入到反型层电荷后,耗尽区电荷就不变了,因此耗尽层电容就消失了。而随着电压变化而变化的是反型层电荷,反型层可以看作电容的下极板,故电容依旧是$C_{\mathrm{ox}}$。
因此,可以画出曲线:

对于一个单独的MOS电容结构,达到强反型电压后,反型电子产生的速度很慢。如果外加一个高频的交流信号,那么$Q_{inv}$跟不上交流信号的变化,而只能维持在直流时的值。那么谁去承受额外的电压呢?那就是耗尽区。此时耗尽区将会在$W_{\mathrm{dmax}}$附近摆动,这一变化可以达到很高的频率,因为只包含了多数载流子的运动。因此,交流电荷回出现在耗尽区的底部。此时的电容会在$V_t$处达到饱和。如下图所示:

氧化层电荷
之前忽略了氧化层电荷,如果存在氧化层电荷,那么原先的平带状态将会改变,即

此时,需要改变电压使得重新变成平带状态。因此,氧化层电荷使得平带电压发生了改变。
$$
V_{\mathrm{fb}}=V_{\mathrm{fb0}}-Q_{\mathrm{ox}}/C_{\mathrm{ox}}=\psi_g-\psi_s-Q_{\mathrm{ox}}/C_{\mathrm{ox}}
$$
氧化层电荷主要包括以下几种类型:
- 氧化层固定电荷:在Si-SiO2界面存在硅离子
- 氧化层可动电荷:主要是带正电的钠离子。可动离子随偏压的改变能在栅氧化层中移动
- 界面态:能够捕获或着释放电子,从而造成噪声以及MOSFET中亚阈值电流的增加
可靠性
当氧化层被强电场作用一段时间,由于化学键的断裂和重组,会导致氧化层中出现更多的界面态和氧化层固定电荷,从而使得阈值电压和晶体管电流发生改变。这会引起可靠性(Reliability)降低。
多晶硅栅的耗尽
如果栅极使用多晶硅,根据电通量连续,栅中的能带也会发生弯曲,如下图所示:

根据高斯定理(圈住栅耗尽区):
$$
W_{\mathrm{dpoly}}=\varepsilon_{\mathrm{ox}} \mathscr{E}_{\mathrm{ox}}/qN_{\mathrm{poly}}
$$
相当于引入了多晶硅栅电容,这个电容是与氧化层电容串联的。在强反型区,MOS电容将会变成:
$$
C=\left(\frac{1}{C_{\mathrm{ox}}}+\frac{1}{C_{\mathrm{poly}}}\right)^{-1}=\left(\frac{T_{\mathrm{ox}}}{\varepsilon_{\mathrm{ox}}}+\frac{W_{\mathrm{dpoly}}}{\varepsilon_{\mathrm{s}}}\right)^{-1}=\frac{\varepsilon_{\mathrm{ox}}}{T_{\mathrm{ox}}+W_{\mathrm{dpoly}} / 3}
$$
可以发现等效的使得$T_{ox}$显著增大,增大了$W_{\mathrm{dpoly}} / 3$,从而使得电容降低。电容的下降意味着反型电荷的下降,也就意味着晶体管电流的下降,这是我们不希望存在的。解决的方法是加重对多晶硅的掺杂,但是,过重的掺杂可能会导致掺杂剂渗透,所掺杂的杂质会由栅穿过氧化层,从而进入到衬底中。
此时,反型层电荷为:
$$
Q_{\text {inv }}=-C_{\mathrm{ox}}\left(V_{\mathrm{g}}-\phi_{\text {poly }}-V_{\mathrm{t}}\right)
$$
量子力学效应

在之前,我们都假设反型层电荷都只存在于界面处,但是反型层实际上是由一定的厚度的。根据薛定谔方程和泊松方程求出的电荷分布,并不是在表面处取得最大值,而是在一定深度处达到最大值,这是由反型层电子的量子化分布造成的。
反型层电荷在Si-SiO2界面下方的平均位置或质心位置称为反型层厚度,记为$T_{\mathrm{inv}}$。此时,可以设想电容的下极板位于反型层的下方,仿照着多晶硅的分析,可以得到氧化层厚度$T_{\mathrm{ox}}$等效增加了$T_{\mathrm{inv}}/3$,同样降低了电容。同样的,表面积累时也有一定的厚度,使得电容降低。但是,在反型电荷刚刚出现的时候,会使得电容增加。因此,实际的C-V曲线如图:

$$
T_{\mathrm{oxe}}=T_{\mathrm{ox}}+W_{\mathrm{dpoly}} / 3+T_{\mathrm{inv}} / 3
$$
当衬底掺杂浓度很高时,在衬底和氧化层的界面处会存在很强的电场,会引起能级量子化。在硅表面的一个类三角形的窄势阱中,电子实际上是分布在离散的能级上的。离散能级也就使得最低能量要比连续能级的最小能量要高,也就是使得$E_g$增大,从而使得阈值电压增大。如下图所示:

总结
考虑了以上因素,可以画出等效电路:

其中,(a)为一般情况,(b)为表面耗尽状态,(c)为阈值电压处的等效电路,反型电荷刚刚出现,与耗尽区共同影响,(d)为强反型状态